說起測(cè)試，基本的就是電壓和電流的測(cè)試，對(duì)于比較理想的條件下，電壓和電流的測(cè)試是比較容易的，借助測(cè)試V/I源，我們可以很方便的對(duì)電壓和電流進(jìn)行測(cè)試。然而，在實(shí)際的測(cè)試應(yīng)用中，外圍條件存在很多局限性，接觸電阻、電容和電感無處不在，這些因素都會(huì)對(duì)測(cè)試造成影響。讓大家了解一下電容與電感對(duì)電流測(cè)試的影響。
做過測(cè)試的人都知道，當(dāng)我們要測(cè)試電流的時(shí)候，如果在測(cè)試端加了電容，特別是較大的電容后，電流測(cè)試就變得不穩(wěn)定，有可能測(cè)試值偏大，也有可能需要等到更長的時(shí)間才可能測(cè)試到穩(wěn)定的電流值，這里面還不包含電容本身的漏電。
假設(shè)我們需要測(cè)試某個(gè)電阻的大小，我們采用加壓測(cè)流的方式進(jìn)行測(cè)試。我們假設(shè)這個(gè)電阻R1的大小為100K左右，我們施加在電阻兩端的電壓V1=5V，通過測(cè)試通過R1（100K）的電流，我們就可以計(jì)算出對(duì)應(yīng)的電阻來。如果是在比較理想的條件下，我們可以很容易就測(cè)試到50uA左右的電流，然后通過計(jì)算得到100K的電阻。
然而，在實(shí)際的測(cè)試應(yīng)用中，由于接觸電阻、電感和電流的存在，都會(huì)對(duì)測(cè)試造成影響。
因?yàn)樵趯?shí)際測(cè)試中可以采用開爾文的方式進(jìn)行測(cè)試，是可以消除接觸電阻的影響的，所以，在這里，只考慮電容和電感的影響。
這是什么原因引起的呢，這是電感的影響！其實(shí)這就是一個(gè)LRC電路。L對(duì)振蕩時(shí)間的影響是大的。如果我們保持其它條件不變，取L1=100nH，振蕩時(shí)間達(dá)到了2mS！而如果取L1=1nH,振蕩時(shí)間只有10uS左右了。
通過以上的仿真實(shí)驗(yàn)，我們了解了實(shí)際測(cè)試中電容和電感的影響，這就要求我們，設(shè)計(jì)合理的測(cè)試線路，減少外圍器件的影響，同時(shí)也要盡量優(yōu)化硬件設(shè)計(jì)，盡可能減少寄生電感和電容的影響。
更新時(shí)間：2022-03-17 
瀏覽次數(shù)：689
您的位置：
